AN2689

Doc ID 14310 Rev 3

3/42

5

PCB layout recommendations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

5.1

Parasitic inductances of the Transil and the PCB tracks . . . . . . . . . . . . . 33

5.1.1

Parasitic inductance from Transil wiring . . . . . . . . . . . . . . . . . . . . . . . . . 33

5.1.2

Capacitive and inductive coupling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

5.1.3

Parasitic coupling due to the loop-effect . . . . . . . . . . . . . . . . . . . . . . . . 39

6

Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

7

Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41