GX1 datasheet(4/247 Pages) NSC

4 / 247 page

www.national.com

Revision 1.0

Table of Contents

1.0

Architecture Overview . . . . ... .. .. ... .. .. ... .. .. ... .. .. ... .. .. ... .. .. 10

1.1

INTEGER UNIT . .... ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .... 11

1.2

FLOATING POINT UNIT . ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .... 11

1.3

WRITE-BACKCACHE UNIT . ... .... ... ... ... ... .... ... ... ... .... ... ... ... .... 11

1.4

MEMORYMANAGEMENTUNIT . .... ... ... ... ... .... ... ... ... .... ... ... ... .... 11

1.5

INTERNAL BUS INTERFACE UNIT ... ... ... ... ... .... ... ... ... .... ... ... ... .... 11

1.6

INTEGRATED FUNCTIONS . . . . .... ... ... ... ... .... ... ... ... .... ... ... ... .... 12

1.6.1

Graphics Accelerator . . . .... ... ... ... ... .... ... ... ... .... ... ... ... .... 12

1.6.2

Display Controller ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .... 12

1.6.3

XpressRAM Memory Subsystem . ... ... ... .... ... ... ... .... ... ... ... .... 12

1.6.4

PCI Controller ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .... 12

1.7

GEODE GX1/CS5530 SYSTEM DESIGNS ... ... ... .... ... ... ... .... ... ... ... .... 13

1.7.1

Reference Designs . . ... .... ... ... ... ... .... ... ... ... .... ... ... ... .... 16

2.0

SignalDefinitions . ... .. .. ... .. .. ... .. .. ... .. .. ... .. .. ... .. .. ... .. .. 19

2.1

PIN ASSIGNMENTS . ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .... 20

2.2

SIGNALDESCRIPTIONS ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .... 31

2.2.1

System Interface Signals .... ... ... ... ... .... ... ... ... .... ... ... ... .... 31

2.2.2

PCI Interface Signals ... .... ... ... ... ... .... ... ... ... .... ... ... ... .... 33

2.2.3

Memory Controller Interface Signals . ... ... .... ... ... ... .... ... ... ... .... 36

2.2.4

Video Interface Signals . .... ... ... ... ... .... ... ... ... .... ... ... ... .... 37

2.2.5

Power, Ground,and No ConnectSignals . ... .... ... ... ... .... ... ... ... .... 39

2.2.6

Internal Test andMeasurement Signals . . ... .... ... ... ... .... ... ... ... .... 39

3.0

Processor Programming .. ... .. .. ... .. .. ... .. .. ... .. .. ... .. .. ... .. .. 41

3.1

CORE PROCESSOR INITIALIZATION ... ... ... ... .... ... ... ... .... ... ... ... .... 41

3.2

INSTRUCTIONSET OVERVIEW . .... ... ... ... ... .... ... ... ... .... ... ... ... .... 42

3.2.1

Lock Prefix . . ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .... 42

3.3

3.3.1

Application Register Set . .... ... ... ... ... .... ... ... ... .... ... ... ... .... 43

3.3.1.1

General Purpose Registers . . ... .. ... ... ... ... .. ... ... ... ... .. ... ... ... 43

3.3.1.2

Segment Registers ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... ... 45

3.3.1.3

Instruction PointerRegister . . ... .. ... ... ... ... .. ... ... ... ... .. ... ... ... 45

3.3.1.4

EFLAGSRegister . ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... ... 46

3.3.2

System Register Set ... .... ... ... ... ... .... ... ... ... .... ... ... ... .... 47

3.3.2.1

Control Registers . ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... ... 48

3.3.2.2

Configuration Registers . . ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... ... 50

3.3.2.3

Debug Registers . . ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... ... 55

3.3.2.4

TLB Test Registers ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... ... 57

3.3.2.5

Cache Test Registers. ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... ... 59

3.3.3

Model Specific Register . .... ... ... ... ... .... ... ... ... .... ... ... ... .... 62

3.3.4

TimeStamp Counter ... .... ... ... ... ... .... ... ... ... .... ... ... ... .... 62

3.4

ADDRESS SPACES .. ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .... 63

3.4.1

I/O Address Space .. ... .... ... ... ... ... .... ... ... ... .... ... ... ... .... 63

3.4.2

Memory Address Space . .... ... ... ... ... .... ... ... ... .... ... ... ... .... 64

GX1 데이터시트(PDF) 4 Page - National Semiconductor (TI)

GX1 데이터시트(HTML) 4 Page - National Semiconductor (TI)

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

데이터시트 다운로드

링크 URL