| 전자부품 데이터시트 검색엔진 |
|
GXM 데이터시트(PDF) 3 Page - National Semiconductor (TI) |
|
|
|
|||||||||||||||||||||||||||||
GXM 데이터시트(HTML) 3 Page - National Semiconductor (TI) |
|
3 / 244 page ![]() Revision 3.1 3 www.national.com Table of Contents 1.0 Architecture Overview . . . . ... .. .. ... .. .. ... .. .. ... .. .. ... .. .. ... .. . 8 1.1 INTEGER UNIT . .... ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... ... 8 1.2 FLOATING POINT UNIT . ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... ... 9 1.3 WRITE-BACKCACHE UNIT . ... .... ... ... ... ... .... ... ... ... .... ... ... ... ... 9 1.4 MEMORYMANAGEMENTUNIT . .... ... ... ... ... .... ... ... ... .... ... ... ... ... 9 1.4.1 Internal Bus Interface Unit ... ... ... ... ... .... ... ... ... .... ... ... ... ... 9 1.5 INTEGRATED FUNCTIONS . . . . .... ... ... ... ... .... ... ... ... .... ... ... ... ... 9 1.5.1 Graphics Accelerator . . . .... ... ... ... ... .... ... ... ... .... ... ... ... ... 9 1.5.2 Display Controller ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 10 1.5.3 XpressRAM Memory Subsystem . ... ... ... .... ... ... ... .... ... ... ... .. 10 1.5.4 PCI Controller ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 10 1.6 GEODE GXM/CS5530 SYSTEM DESIGNS . . ... ... .... ... ... ... .... ... ... ... .. 11 2.0 SignalDefinitions . ... .. .. ... .. .. ... .. .. ... .. .. ... .. .. ... .. .. ... .. 13 2.1 PIN ASSIGNMENTS . ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 13 2.2 SIGNALDESCRIPTIONS ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 24 2.2.1 System Interface Signals .... ... ... ... ... .... ... ... ... .... ... ... ... .. 24 2.2.2 PCI Interface Signals ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 26 2.2.3 Memory Controller Interface Signals . ... ... .... ... ... ... .... ... ... ... .. 29 2.2.4 Video Interface Signals . .... ... ... ... ... .... ... ... ... .... ... ... ... .. 30 2.2.5 Power, Ground,and No ConnectSignals . ... .... ... ... ... .... ... ... ... .. 32 2.2.6 Internal Test andMeasurement Signals . ... .... ... ... ... .... ... ... ... .. 32 2.3 SUBSYSTEM SIGNAL CONNECTIONS . . ... ... ... .... ... ... ... .... ... ... ... .. 34 2.4 POWER PLANES .... ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 36 3.0 Processor Programming .. ... .. .. ... .. .. ... .. .. ... .. .. ... .. .. ... .. 38 3.1 CORE PROCESSOR INITIALIZATION ... ... ... ... .... ... ... ... .... ... ... ... .. 38 3.2 INSTRUCTIONSET OVERVIEW . .... ... ... ... ... .... ... ... ... .... ... ... ... .. 39 3.2.1 Lock Prefix . . ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 39 3.3 REGISTER SETS .... ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 40 3.3.1 Application Register Set . .... ... ... ... ... .... ... ... ... .... ... ... ... .. 40 3.3.2 System Register Set ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 44 3.3.3 Model Specific Register Set . . ... ... ... ... .... ... ... ... .... ... ... ... .. 59 3.3.4 TimeStamp Counter ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 59 3.4 ADDRESS SPACES .. ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 60 3.4.1 I/O Address Space .. ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 60 3.4.2 Memory Address Space . .... ... ... ... ... .... ... ... ... .... ... ... ... .. 60 3.5 OFFSET, SEGMENT, ANDPAGING MECHANISMS . .... ... ... ... .... ... ... ... .. 61 3.6 OFFSET MECHANISM .. ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 61 3.7 DESCRIPTORS AND SEGMENT MECHANISMS . ... .... ... ... ... .... ... ... ... .. 62 3.7.1 Real and Virtual 8086 Mode Segment Mechanisms . . . . . . . . .... ... ... ... .. 62 3.7.2 Segment MechanisminProtective Mode . ... .... ... ... ... .... ... ... ... .. 63 3.7.3 GDTRand LDTR Registers . . ... ... ... ... .... ... ... ... .... ... ... ... .. 66 3.7.4 Descriptor Bit Structure . .... ... ... ... ... .... ... ... ... .... ... ... ... .. 67 3.7.5 Gate Descriptors ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 69 3.8 MULTITASKING AND TASK STATE SEGMENTS . ... .... ... ... ... .... ... ... ... .. 70 3.9 PAGING MECHANISM ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 72 |
|
링크 URL |
| ALLDATASHEET 가 귀하에 도움이 되셨나요? [ DONATE ] |
Alldatasheet는? | 광고문의 | 운영자에게 연락하기 | 개인정보취급방침 | 링크 투 데이터시트 | 링크교환 | 제조사별 검색 All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |